Questões de Engenharia e Arquitetura · Com. Org. (IFSP)
Engenharia e ArquiteturaEletrônica digital, conversão A/D e telecomunicaçõesCom. Org. (IFSP) 2016
IF SP
Questão de Engenharia e Arquitetura
Analisando o circuito da figura, formado por 4 fl ip-flops e assumindo inicialmente as seguintes condições: • as saídas A, B, C e D iniciam com nível lógico zero; • a entrada indicada como “Dados” permanece o tempo todo em nível lógico “1”. Qual a quantidade de pulsos de Clock que são necessários para que a saída C assuma nível lógico “1”?
Figura acima – Registrador de deslocamento
Mais questões de Eletrônica digital, conversão A/D e telecomunicações
- Rede SARAH 2026O controlador de uma incubadora hospitalar utiliza um conversor A/D de 12 bits com tensão de referência de 5,0 V para digitalizar o sinal proveniente de um sensor analógico. Despr…
- DEPSEC UNIFAP 2026Durante uma aula prática de Eletrônica Digital, os estudantes montaram, em protoboard, um circuito lógico utilizado para simular parte do sistema de controle de uma pequena estaçã…
- Cebraspe 2026A largura de banda de um sinal modulado em BFSK, com taxa de transmissão igual a 3.000 bps e portadoras separadas por 6 kHz, é igual a 18 kHz.
- DIRENS Aeronáutica 2026Avalie as informações abaixo sobre modulação e demodulação. I- Índice de modulação é a relação entre as amplitudes da portadora e do sinal modulante. II- Convencionalmente, o sina…
- Cebraspe 2026Para eliminar o aliasing da componente de 8 Hz, basta aplicar um filtro digital após a amostragem, mesmo sem filtro analógico antes do conversor A/D.
Questão de prova oficial, com o gabarito definitivo publicado pela banca. Reproduzida para fins de estudo.