Questões de Engenharia e Arquitetura · NCE e FUJB (UFRJ)
Engenharia e ArquiteturaEletrônica digital, conversão A/D e telecomunicaçõesNCE e FUJB (UFRJ) 2009
INPI
Questão de Engenharia e Arquitetura
7
No circuito que se segue o integrado é um CMOS e K é uma chave de um pólo e duas posições. O integrado tem nível de limiar na entrada, entre “0” lógico e “1” lógico, de ½ Vcc. Analise o circuito.
O circuito está perfeitamente polarizado e funcionado. Pode-se concluir que o circuito é um temporizador acionado pela chave K. Quando houver um fechamento da chave, mesmo momentâneo, o relé deverá ser acionado por um intervalo de tempo Δt. Após o fechamento da chave o relé permanecserá fechado por um intervalo de tempo:
Mais questões de Eletrônica digital, conversão A/D e telecomunicações
- Rede SARAH 2026O controlador de uma incubadora hospitalar utiliza um conversor A/D de 12 bits com tensão de referência de 5,0 V para digitalizar o sinal proveniente de um sensor analógico. Despr…
- DEPSEC UNIFAP 2026Durante uma aula prática de Eletrônica Digital, os estudantes montaram, em protoboard, um circuito lógico utilizado para simular parte do sistema de controle de uma pequena estaçã…
- Cebraspe 2026A largura de banda de um sinal modulado em BFSK, com taxa de transmissão igual a 3.000 bps e portadoras separadas por 6 kHz, é igual a 18 kHz.
- DIRENS Aeronáutica 2026Avalie as informações abaixo sobre modulação e demodulação. I- Índice de modulação é a relação entre as amplitudes da portadora e do sinal modulante. II- Convencionalmente, o sina…
- Cebraspe 2026Para eliminar o aliasing da componente de 8 Hz, basta aplicar um filtro digital após a amostragem, mesmo sem filtro analógico antes do conversor A/D.
Questão de prova oficial, com o gabarito definitivo publicado pela banca. Reproduzida para fins de estudo.