O código VHDL mostrado ao lado, represe… (DES IFSUL 2016)

Questões de Tecnologia da Informação · DES IFSUL

Tecnologia da InformaçãoÁlgebra booleana e circuitos digitaisDES IFSUL 2016

IF SUL

O código VHDL mostrado ao lado, representa a ENTITY de um ENTITY Mux IS multiplexador 2x1 (MUX 2x1), determine. PORT ( A : in std_logic; B : in std_logic; Control : in std_logic; Qual ARCHITECTURE NÃO é válida para esta INTITY? S : out std_logic); ARCHITECTURE comportamental OF Mux IS BEGIN SWITCH (control ) CASE '0' then S <= A; CASE '1' then S <= B; END comportamental;

AARCHITECTURE comportamental OF Mux IS BEGIN S <= (A and (not Control)) or (B and Control); END comportamental;BARCHITECTURE comportamental OF Mux IS BEGIN PROCESS (A,B,Control) BEGIN IF Control = '0' then S <= A; ELSE S <= B; END IF; END PROCESS; END comportamental;CARCHITECTURE comportamental OF Mux IS BEGIN S <= A WHEN control = '0' ELSE B; END comportamental;DEND Mux; 8

Mais questões de Álgebra booleana e circuitos digitais

Questão de prova oficial, com o gabarito definitivo publicado pela banca. Reproduzida para fins de estudo.