Questão de Tecnologia da Informação

O circuito a seguir é realizado com Flip-flops tipo J-K, estando estas entradas ligadas ao nível (1) lógico. As saídas Q = 12,0 Volts, quando estão no estado (1) lógico, e Q = 0,0 Volts, quando no estado (0) lógico. Os Flip-flops e o operacional, ideais, estão corretamente polarizados. Inicialmente as saídas Q estão em (0) lógico e são comandados pela transição negativa dos pulsos de clock (relógio). As alimentações dos Flip-flops e do operacional não são mostradas

O resistor Rx= 3,0 kΩ. Após 6 (seis) pulsos de clock (relógio) a tensão de saída Vs = – 6,0 Volts. Os valores de R1, R2 e R3 para que isto ocorra são;