Questão de Engenharia e Arquitetura

A figura a seguir mostra o símbolo lógico de um multiplexador digital (MUX), com duas entradas binárias (S0 e S1) para seleção de dados, quatro entradas de dados (D a D ) e uma saída de dados (Y). Um código de 2 bits nas 0 3 entradas de seleção de dados (S) determina qual entrada de dados será ativada, de modo que o dado correspondente seja transmitido para a saída Y.

Considerando as informações apresentadas, é correto afirmar que I quando S1 = 1 e S0 = 0 forem aplicados na seleção de dados, o dado em D2 será direcionado para a linha de saída de dados. II apesar de o MUX apresentar apenas quatro entradas de dados (D0 a D3), a quantidade de bits de seleção de dados (S0 e S1) permite até oito entradas de dados. III a expressão de saída Y pode ser representada pela soma de produtos Y = D0S̅1S̅0 + D1S̅1S0 + D2S1S̅0 + D3S1S0, em que um símbolo com barra (S̅) significa negação. Assinale a opção correta.