Questões de Engenharia e Arquitetura · FGV

Engenharia e ArquiteturaOutros temasFGV 2016

COMPESA

Questão de Engenharia e Arquitetura

Um sinal de relógio de 100 MHz cadencia um circuito digital síncrono. O maior atraso permitido para um circuito combinacional a esse sincronismo é de

Sua resposta

Mais questões de Outros temas

Questão de prova oficial, com o gabarito definitivo publicado pela banca. Reproduzida para fins de estudo.